技术交底书模板-精确制作叠层元件的方法

（一）技术交底书的要求：
□应清楚、完整地写明发明或实用新型的内容；
□使所属技术领域的普通技术人员能够根据此内容实施发明创造；
□使上述人员相信本发明确实可以解决现有技术不能解决的问题。
（二）技术交底书的具体样本如下：
 1）发明创造的名称：

一种精确制作叠层元件的方法

 2）所属技术领域：
技术领域：
      本发明涉及一种精确制作叠层元件的方法。
 3）背景技术
      3.1）详细介绍技术背景，并描述申请人所知的与发明方案最接近的已有技术（应详细介绍，以不需再去看文献即可领会该技术内容为准，如果现有技术出自专利、期刊、书籍，则提供出处）；
      3.2）对现有技术存在的缺点进行客观的评述（现有技术的缺点是针对于本发明的优点来说的；如果找不出对比技术方案及其缺点，可用反推法，根据本发明的优点来找对应的缺点；本发明不能解决的缺点，不需提供；缺点可以是成本高、处理时间慢等类似问题）。
背景技术：
      现在，通过陶瓷生带叠层制造的电感元件的电感值，与设计值有较大的偏差。对此，行业的通常做法是：把电感元件的电感值制造的比设计值大，然后通过增加通孔层来降低电感元件的电感，从而达到接近设计值。其制作过程可以参见图2所示。
      这样处理，尽管能在较大的范围内，制作出符合一定精度要求的叠层元件，但是，在试制的过程中，必须重新设计通孔层的参数，并在原有的叠层元件增加通孔层，工艺复杂，效率很低，且很难精确接近设计值，同时会浪费很多用作通孔层的陶瓷生带；电感的线圈长度增加，所耗费的金属材料增加。另外，当将电感元件的电感值做的比设计值小的时候，则不能通过上述方案进行调整电感值，从而造成电感元件的浪费。
      目前，对于能够快速大批量的制作出高精度叠层元件的要求越来越高，传统的试制方法越来越不能满足效率上的要求。
 4）发明内容：
      4.1）正面描述本发明所要解决的技术问题（对应现有技术的所有缺点；本发明解决不了的，不需提供）；
      4.2）清楚完整的叙述发明创造的技术方案，应结合工艺流程图、原理框图、电路图、仿真图、布局图、设备结构图进行说明（越详细越好，可与第6部分合写；发明中每一功能的实现都要有相应的技术实现方案，不能只有原理，也不能只做功能介绍；需要详细提供与现有技术的区别技术和关联技术；每个附图都应有对应的文字描述，以他人不看附图即可明白技术方案为准；所有英文缩写都应中文注释）：
      对于机械产品的发明创造应详细说明每一个结构零部件的形状、构造、部件之间的连接关系、空间位置关系、工作原理等；
      对于电器产品应描述电器元件的组成、连接关系；
      对于无固定形状和结构的产品，如粉状或流体产品、化学品、药品，应描述其组分及其含量、制造工艺条件和工艺流程等；
      对于方法发明，应描述操作步骤、工艺参数等；
      4.3）简单点明本发明的关键点和欲保护点（逐项列出1、2、3、、、），并简单介绍与最好的现有技术相比，本发明有何优点（一两个自然段即可；结合技术方案来描述，做到有理有据，即用推理或因果关系的方式推理说明；可以对应所要解决的技术问题或发明目的来描述）。
发明内容：
      本发明所要解决的技术问题是提出一个可以简便、效率和精确的试制出符合进度要求的电感等叠层元件的方法，以便为大规模高精度的制作叠层元件提供相应的模板。
      对此，本发明提供一种精确制作叠层元件的方法，包括：
      介质层制作步骤：制作至少两种类型的附有电器部分的介质层；
      预制造步骤：将不同类型的所述介质层按一定的顺序排列，制作叠层元件；
      测量步骤：测量该叠层元件获得测量值，将该测量值与预设的标准值相比较，如果该测量值与所述标准值的偏差在设定的范围内，则制作叠层元件完毕；否则，
      调整步骤：调整所述介质层的顺序，制作另一个叠层元件，然后进行所述测量步骤。
      不同的介质层之间不同排列，将引起诸如介质层上的电气部分之间的关系的改变，进而能够获得不同的诸如阻抗、电感值等不同的电器特性。采用上述技术方案，通过改变不同类型的介质层之间的排列关系，就能够改变试制的叠层元件的诸如电感值等电子元件的电子特性，以获得与预先设定的标准值相符的叠层元件。与现有技术相比，上述技术方案的优点包括，不需要重新设计通孔层的参数，也不需要在原有的叠层元件上增加通孔层，工艺简单，效率更高。
      优选的，所述介质层采用陶瓷生带。
      进一步的，所述电器部分包括：采用印刷方式附于所述陶瓷生带上的内部电极。
      优选的，不同的所述介质层的类型数不小于3。
      进一步的优选例中，所述预制造步骤中，厚度最大的介质层处于最中间位置；越靠近该厚度最大的介质层的介质层，其厚度也越大。
      另一个进一步的优选例中，所述预制造步骤中，厚度最小的介质层处于最中间位置；越靠近该厚度最小的介质层的介质层，其厚度也越小。
 5）附图：实用新型专利必须提供附图，附图中构成件可以有标记，尺寸和参数不必标注。
附图说明：
      图1是现有技术中试制叠层元件的方法一种实施例的流程图；
      图2是本发明精确制作叠层元件的方法一种实施例的流程图；
      图3是图2所示实施例的一种具体结构简要说明；
      图4为本发明方法的一个具体实施例中的四种陶瓷生带的俯视图；
      图5为图4中四种陶瓷生带的侧面剖视图；
      图6为图4具体实施例的组装爆炸图；
      图7为图4具体实施例组装后的产品图；
      图8是本发明方法另一种实施例制作叠层元件的示意图；
      图9是本发明方法另一种实施例制作叠层元件的示意图。
 6）优选具体实施方式（可与第4部分合写；尽量写明所有同样能完成发明目的的替代方案，所述替代可以是部分结构、器件、方法步骤的替代，也可以是完整的技术方案）：
      对于产品发明应描述产品构成、电路构成或者化学成分、各部分之间的相互关系、工作过程或操作步骤；对于方法发明应写明步骤、参数、工艺条件等，可提供多个具体实施方式。
具体实施方式：
      下面结合附图，对本发明的较优的实施例作进一步的详细说明：
      如图2所示，具体说明如下：
      步骤100：先用至少两片以上的不同厚度的带有电气层的介质层制作而成电子叠层元件；
      步骤101：然后测量该电子叠层元件的电感值或阻抗值，
      步骤102：若电感值或阻抗值与设计值的偏差在设定范围之外，则
      步骤103：调整介质层的叠层顺序，进行所述步骤100；
      直至制作出来的电子叠层元件的电感值与设计值的偏差在设定范围之内。
      结合图3，对图2所示的实施例的原理进行说明。
      电气层之间介质层的厚度不同会引起电子叠层元件的电感值或阻抗值的变化。
      图3为两个不同厚度的介质片的顺序进行调整的示意图。其中，P1：第一电气层；D1：第一介质层；H1：第一通孔；h1：第一介质层D1的厚度；P2：第二电气层；D2：第二介质层；H2：第二通孔；h2：第一介质层D2的厚度。
      如图4、图5、图6和图7所示，可以采用激光打孔或者机械打孔的方法在陶瓷层322、332和342的相应位置，分别打成通孔322、332和342，在陶瓷层312、322、332和342分别印刷内部电极311、321、331和341，从而形成相应的陶瓷生带310、320、330和340。如图3所示，陶瓷生带按照以下叠层顺序进行叠层：陶瓷生带330、320、340、320、340和310，使得相应的内部电极331、321、341、321、341和311依次电连接，再在陶瓷生带330加上外部电极302，陶瓷生带310加上外部电极，从而形成叠层电子元件300。
      如图8所示，为一个多层两种厚度的陶瓷生带进行叠层的实施例。此为小批量调试至设定误差范围，从而确定叠层电子元件的叠层顺序，再按照此叠层顺序进行大批量的叠层电子元件的生产。
      设定误差范围为一个预设定值，例如5%。在此实施例中，12层厚度为h1的印刷有内部电极P1的陶瓷层d1，8层厚度为h2的印刷有内部电极P2的陶瓷层d2，h1<h2。产品的电感量设计中心值为68nH，陶瓷生带均已开好孔印刷完成。
      参见图2所示的方法，该实施例对应的步骤为：
      步骤100，叠层步骤，依次按d1、d1、d1、d1、d1、d1、d1、d1、d1、d1、d1、d1、d2、d2、d2、d2、d2、d2、d2、d2的叠层顺序叠层，产品在经过一系列的制作流程后制作成叠层电子元件300；
      步骤101，测量步骤，测试该叠层电子元件300的电感量，中心值为66nH；；
      步骤102，判断测量值与设定值的偏差在设定范围步骤，经过判断，该电感值比设计中心值小2.9%，在设定误差范围5%的范围之内；
      步骤103，调整叠层步骤，为提高产品的电感量，按d1、d1、d1、d1、d1、d1、d1、d1、d1、d1、d1、d1、d2、d2、d2、d2、d2、d2d2、d2的叠层顺序叠层陶瓷生带；
      再依次执行步骤101、步骤101，得到产品的测试电感量中心值为68.2nH；
      执行步骤102，判断出电感值与设计中心值的误差范围在设定范围5%之内，即制作成功。
      如图9所示，在另一实施例中，现有14层厚度为h1的印刷有内部电极P1的陶瓷层d1，10层厚度为h2的印刷有内部电极P2的陶瓷层d2，h1<h2。产品的电感量设计中心值为82nH，陶瓷生带均已开好孔印刷完成。
      步骤100，叠层步骤，依次按d1、d1、d1、d1、d1、d1、d1、d2、d2、d2、d2、d2、d2、d2、d2、d2、d2、d1、d1、d1、d1、d1、d1、d1的叠层顺序叠层，产品在经过一系列的制作流程后制作成叠层电子元件300；
      步骤101，测量步骤，测试电感量中心值为86.3nH；
      步骤102，判断测量值与设定值的偏差在设定范围步骤，经过判断，比设计中心值大4%，在设定误差范围5%的范围之内；
      步骤103，调整叠层步骤，为降低产品的电感量，按d1、d1、d1、d1、d1、d1、d1、d1、d1、d1、d1、d1、d2、d2、d2、d2、d2、d2、d2、d2、d2、d2、d1、d1的叠层顺序叠层陶瓷生带；
      再依次执行步骤101、步骤101，得到的产品的测试电感量中心值为81.8nH；
      执行步骤102，判断出电感值与设计中心值的误差范围在设定范围5%之内，即制作成功。
      按该发明制造叠层电子元件，不需要另外设计通孔层，从而使工序更加简单；由于现有技术增加通孔层的同时必然增加了线圈长度，造成了印刷线圈的材料的浪费，所以本发明可以有效的节省线圈材料；同时，通过调整陶瓷生带的叠层顺序，可以使得产品的电感值或者阻抗值的误差在设定误差范围之内，从而保证了产品的精度；采用本发明的方法，即使对于将电感元件的电感值做的比设计值小的，也可以通过调整陶瓷生带的叠层顺序，从而不会造成陶瓷生带的浪费。
      以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

图2

图3
图4

图5

图6

图7

图8

图9